PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-221159

(43) Date of publication of application: 29.09.1987

(51)Int.CI.

H01L 29/78 H01L 27/12

(21)Application number : 61-065322

(71)Applicant: FUJITSU LTD

(22)Date of filing:

24.03.1986 (72)Inventor

(72)Inventor: YANAI KENICHI


OURA MICHIYA

(54) FORMATION OF THIN FILM TRANSISTOR MATRIX

(57) Abstract:

PURPOSE: To reduce the short-circuit defects of a transistor and to obtain a highly reliable thin film transistor matrix by a method wherein, before formation of a gate insulating film and an operating semiconductor layer, the substrate provided with a gate and a gate bus line is flattened.

CONSTITUTION: A pattern corresponding to the pattern, which will be turned to a gate electrode, is formed on a conductive film 2 using a resist 3, and besides, a resist mask pattern 5 corresponding to a matrix driving bus line is formed. The conductive film 2, excluding the part where the resist 3 is coated, is directly exposed to an electrolyte, and an Al2O3 oxide film 8 is grown. After a selective oxidation has been performed, the resist 3 mask pattern on a flat glass substrate 1 is exfoliated, silicon nitride is formed as an insulating film 6 and hydrogenated, silicon nitride is formed as an insulating film 6 and hydrogenated amorphous silicon is formed as an operating semiconductor layer 7 (active layer) on a gate electrode 4 successively by performing a



plasma CVD (chemical vapor deposition) method, and the source electrode 9 and the drain electrode 10, consisting of N-type hydrogenated amorphous silicon, titanium Ti and aluminum A1, are formed.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

Ø日本国特許庁(JP)

10 特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭62-221159

fint,Cl,*

裁別記号

厅内整理番号

母公開 昭和62年(1987)9月29日

H 01 L 29/78 27/12

8422-5F 7514-5F

審査請求 未請求 発明の数 1 (全4頁)

薄膜トランジスタマトリックスの形成方法 ❷発明の名称

> 40待 頤 昭61-65322

頤 昭61(1986)3月24日 砂田

仓発 明 者 ②発 明 者 大 滴 川崎市中原区上小田中1015番地 當土通株式会社内 川崎市中原区上小田中1015番地 富士通株式会社内

道 也 少出 類 出金

富士 遺株式会社 川崎市中原区上小田中1015番地

3代 選 人 弁理士 并桁 贞一

1. 発明の名称

課帐トランジスタマトリックスの形成方法

2. 特許請求の範囲

(1) 平坦な基板(1)全面に導電膜(2)を形成した後。 前記車鐵膜四上のレジストマスク四により再電膜 必を選択酸化してゲート電極Wとゲートパスライ ン50を同時形成する工程と、続いてゲート路縁敗 心及び半退体過性質的を順次形成する工程を含ん でなることを特徴とする薄膜トランジスタマトリ ックスの形成方法。

② 前項配載の雰電膜図がポリシリコンで形成さ れ選択酸化のレジストマスクロが窒化シリコンで あることを特徴とする特許請求の範囲第四項記載 の弾膜トランジスタマトリックスの形成方法。

🗯 源盆膜辺を選択酸化する工程が陽極酸化もし くは熱酸化の何れかであることを特徴とする特許 設沢の範囲第11項記載の薄膜トランジスタマトリ ックスの形成方法.

3. 発明の辞報な説明

(海鹿)

本発明は、平面型の、所謂能動マトリックスパ ネルと呼ばれるパネル塩板に形成される薄膜トラ ンジスタに係り、その意図するところはゲート約 経膜/動作半導体層の形成前、ゲートとゲートバ スラインが作製された芸術を平坂化することによ カトランジスタの短緒欠陥を転載し、信貸をの高 い薄膜トランジスタマトリックスを提供すること である。

(産業上の利用分野)

本発明は平面型ディスプシィパネルに一体的に 組み込む環膜トランジスタマトリックスの形成方 法に関する。

例えば液晶ディスプレィパネルなど大面積の姿 示デバイスは、一般的にm×nの格子状配列の画 たせルを形成し、西妻セルの駆動を、たがい心直 交するm本およびn本のパスラインを設けて行う マトリックス電動方式が採られている。

特開昭62-221159 (2)

しかして、マトリック窓動されるそれぞれの個深セルは移セル電極と直結して例えば水森化でモルファスシリコンからなる半導体膜を活性層とする 開設トランジスタを設けることが一般的におこなわれている。

本発明は、前記譲関トランジスタの形成方法に 低り、特にトランジスタのゲート指縁膜部分の限 差を無くして耐圧性能を向上することにより、安 定なディスプレィパネルを形成することである。

〔従来の技術〕

第3図は、逆スタガード構成になる複数トランジスタの構造と形成プロセスを図示するトランジスタ要毎の断面図である。

周図のはガラス等の絶縁基板20の表面に導電膜を形成し、譲導電膜を通常のエッチング性あるいはリフトオフ性を用いてゲート電極21が形成された図である。

岡図のはプラズマガス空間内の化学的気相成長 法(CVD 法)もしくは然 CVB接によって前記ゲー と関語21上に順次、ゲート結構膜22と例えば水素化アモルファスシリコンの半幕体指性層23が連続的に形成された図である。

また同図はは半番原語性暦23の上にトランジスクのフース電極24及びドレイン電板25のそれぞれがパターン形成された図である。

しかしながら、歯配の図き方法で形成された解 膜トランジスクのゲート競縁鍵22は、下池のゲー ト電板21の座さに該当する電流端部26で及差とな るため、核段密部の結議数27は装質の電気的耐圧 が低下するため問題がある。

(発明が解決しようとする問題点)

確膜トランジスタのゲート絶縁膜22における的記録差極27は平坦部に比べて限内ピンホール等が生じやすく、これにともない短緒欠陥や、電気的耐圧が低下する原因となる。特に大節後のディスプレィパネルでは、マトリックス配置の確膜トランジスタが削配耐圧の低下や短絡欠陥があるとパホル形成の歩韶りが顕著に低下することとなる。

(問題点を解決するための手段)

第1回と第2回は敬配の問題点を解決する本発 別の薄膜トランジスタの形成方法実施例とする新 節図である。

平坦な基板1金間に導電機2を形成した後、 削減電機2上のレジストマスク3により展電機2 を選択酸化して、ゲート電極4、及び酸電極4と 同レベルに設ける一方のマトリックス騒動縮とす るバスライン5とを両時形成する工程と、 近いで ゲート絶縁膜6及び半導体指性層7を順次形式 を工程を含んでマトリックス配列の環膜トランジ スタを形成することとしたものである。

(作 所)

理眼トランジスタのゲート絶縁駆移成前に行う 前記感覚脳の選択酸化法は、以下実施例に示される関係酸化法にしてもまた無酸化法にしても、 進性の膜厚き維持して製質を機縁性に替えること から差板の平型性が保持された状態でゲート路縁 膜、及び半単体活性層が積み重ねられ、短節欠節 のない高い薄膜トランジスタマトリックスが形成 されることになる。

(实施例)

以下、第1図と第2図を参照して本発明トランジスタの構成と形成方法の実施例を説明する。

第1 図向は、平坦斯波例えばガラス基板1 にアルミニウムA1の導電膜2 を基板全面に樹丸は落着手段により被覆した断面図(図~@)図も断面図)である。

関図のにおいては先づ、幕電戦2上にゲート電標となるパターンと対路するパターンをレジストの表により形成したものである。但し、図示されないが接いジストパターン形成時、併せてマトリックス監動パスラインに対するレジストマクインを動いた。かかる基板は、次いで、確似を開放に接し対一ボン陰極を用いて適宜が失いな事態を設しなった。というなどのでは、アジストは被者の部分を除いた事を設っては直接電路によらされれば、アジストは被者の部分を除いた事を設っては直接電路によらされれば、アジストは被者の部分を除いた事を設っている。

特開昭62-221159 (3)

| 同図(0)は前記選択酸化後、基板上のレジスト 3 マスクパターンを剝離した図である。図中、 8 は 速電膜 2 の Al 2 0 3 電解酸化部分である。

図図のは同図いのゲート電優4上に絶縁膜6として窓化シリコン、動作事態体障1 (結性層)として水素化アマルファスシリコン、のそれぞれを順次、プラズマ CVD法によう連続的に成膜したものである。

更に、関國のは、n型水量化アモルファスシリコン/チタン11/アルミニウム41からなるソース電板 9 とドレイン電板10とを形成して縄膜トランジスタが完成した図である。

次に能配電解化成による基電膜の選択酸化に替わって導電膜の無酸化による本発明の他の実施機 を要2回のプロセスに使って説明する。

第1図と相異する点は、44図の平塩基板14レ て石英基板を用い、液基板1全面に被者する導度 関11としてス型ボリシリコンが使用される。前紀 石英基板は高温度の酸化プロセスに耐えうる。

またの因にヵ型ポリシリコン準電膜11に対する

遊択酸化のためのマスク12として窒化シリコンを 用いることである。

(以~回図に示す基本的プロセスは第1 図と略同じである。即ち、窒化シリコンによるマスク12を 創趣験去した回は設置のない平地な透板面が確保 されてなり、この上にプラズマ GVD法による、盆 化シリコンのゲート器縁護 6 と水流化アモルファ スシリコンの動作半導体層 7 を連続的に形成する。

(c)~(d)図中の13は前記車電膜11の熱酸化膜であ

次いで、ソース電極9とドレイン電巡10を形成 すれば、短齢欠陥が少なく素子耐圧の高い薄膜ト ランジスタマトリックスが形成されることとなる。

(発明の妨果)

以上、詳細に説明したゲート
語程限の政膜例、 単電膜の選択酸化学段を用いてゲート
絶縁膜とバ スラインをパターン形成した本発明の複膜トラン ジスタマトリックスによれば、短絡欠陥の少ない 素子形圧の高い薄膜トランジスタアレイが形成さ

れると共にパネル組立の参留りが向上するため安 低以ディスプレィパネルを提供することが出来る。

4. 図面の簡単な説明

第1図は本発明の旗閥トランジスタの形成方法 実施例断面図。

第2図は本乳明の薄膜トランジスタの形成方法 実施例断面図。

第3回は従来の薬腹トランジスタの構造と形成 プロセス図である。

図中、1は平垣な鋳板、 2と11は落電膜、

3と12はレジストマスク。

4はゲート電極。 5はパスライン。


6はゲート地経版、7は半導体活性層、

8 は臨極酸化膜。 13 は熱酸化膜。

9 はソース電極。 10 はドレイン電極


である.

代理人 弁理士 井 街 貞 一




本経明旗限1.1ランシスタ形成方法実施例 図 第 1 図

特開昭62-221159 (4)



本無明慧駅トランジスタ形成方法実施例日 第 2 図



従来トランジスタの構成と形成でロセス 図 第 3 図